ADVERTISEMENT

Intel 官方网站悄悄更新了关于 18A (1.8 奈米级) 制程节点的描述，声称已準备好迎接客户专案，并将在今年上半年开始 tape-out (流片)，有需求的客户可以随时联繫。Intel 宣称，这是北美地区率先量产的 2 奈米以下制程节点，已有多达 35 家产业生态伙伴加入，涵盖 EDA 晶片设计工具、IP 智慧财产权、设计服务、云端服务、航空国防等各个领域。

Intel 原本计画在 20A (2 奈米级) 制程上，首次导入 RibbonFET 环绕闸极电晶体、PowerVia 背面供电两大关键制程技术，藉此超越台积电，重夺制程技术领导地位。

但根据官方说法，18A 制程进展顺利，超出预期，因此原先计画在 Arrow Lake 处理器上首度採用的 20A 制程取消 (改为台积电 N3 代工)，下一步直接跃进 18A 制程。

18A 制程：集结创新技术之大成，剑指效能与密度双重巅峰

为了在技术上实现弯道超车，Intel 可谓倾注全力，将诸多创新技术集结于 18A 制程之中。其中，最受瞩目的莫过于 RibbonFET 环绕闸极电晶体 以及 PowerVia 背面供电技术。这两项技术，被视为是 Intel 挑战台积电，乃至于重塑半导体产业格局的关键武器。

RibbonFET 环绕闸极电晶体，是一种全新的电晶体结构设计。相较于传统的 FinFET 电晶体，RibbonFET 採用「环绕式闸极」设计，能更全面地包覆住电晶体通道，大幅提升电晶体的控制能力，进而提升晶片的效能与能源效率。这项技术的导入，预期将使 18A 制程在效能上取得显着突破，为 Intel 处理器带来更强悍的运算能力。

PowerVia 背面供电技术，则是另一项创新。传统的晶片供电，是透过晶片正面进行，不仅佔用晶片空间，也容易产生讯号干扰。而 PowerVia 技术，则是将供电线路移至晶片背面，实现「正面讯号、背面供电」的设计。这项技术的优势在于，可以大幅简化晶片正面线路布局，释放出更多空间用于布建电晶体，进而 有效提升晶片密度。

根据 Intel 官方数据，相较于 Intel 自家 Intel 3 制程，18A 制程在 效能上可提升高达 15%，电晶体密度更可提升 30% 之多。效能与密度的双重提升，让 18A 制程在竞争激烈的半导体市场中，更具备了强大的竞争力。

Intel 首款採用 18A 制程的自家产品，是代号 Panther Lake 的下一代行动处理器，预计今年下半年量产并发布，明年还会有代号 Clearwater Forest 的新一代 Xeon 处理器问世。

台积电方面，计画在今年底开始量产 N2 2 奈米级制程，首款产品预计明年上市，首发客户依然是苹果 (Apple)。

根据目前已知的资料，台积电 N2 制程的电晶体密度更高一些，Intel 18A 则在效能方面具有优势，但最终表现仍需视实际产品而定。